2008年度中間研究発表会プログラム
時間 : 2008年12月26日(金) 13時 ー 18時
会場 : 5号館 4階 5402教室
魏研/浅香研/白石研合同中間研究発表会
魏研究室
13:00−13:13 陳叡 高速なSD数表現を用いた剰余乗算を実現するためのBooth符号化
13:13−13:26 石山博一 10進−2進数変換回路の研究
13:26−13:39 宮下達也 音響信号レベルの圧縮について
13:39−13:52 安野奨平 ビデオエフェクト処理とそのFPGA実現
13:52−14:05 張明達 冗長な数表現を用いた剰余演算回路の高速化
14:05−14:23 銭智鋼 SD数を用いたMontgomery法剰余除算回路の構成
浅香研究室
14:30−14:43 金井浩一 団における価値観の同調に関するシミュレーション
14:43−14:56 駒澤悠二 Java3Dによるライフゲームの3次元拡張
14:56−15:09 佐藤啓介 Xen上で仮想化したハニーポットのセキュリティの強化
15:09−15:22 三上大蔵 ラベル付与によるLinux正規プロセス認証方式の提案
15:22−15:40 野口和俊 署名付きブロードキャスト通信方式の提案
白石研究室
15:45−15:58 安西俊哉、岡田佑太 PWM制御によるモータの高効率制御のための組込みシステムに関する研究
15:58−16:11 岩上嵩弘 カオス解析手法に基づく人の音声による疲労度解析 フリッカーテストおよび唾液アミラーゼ測定との比較検討
16:11−16:29 平沢陽介、田村雄太 PID制御による自動車用ワイパーの反転音軽減のための組込みシステムに関する研究
16:29−16:47 飯野晋太郎 インバータ電源のためのUMLを用いた設計支援ツールに関する研究
16:47−17:05 小野高明 解空間削減とHW実装によるSimulated Evolutionアルゴリズムの高速化
17:05−17:23 菅原央明 ウェーブレット変換アルゴリズムのHW化に関する研究
17:23−17:41 森貴弘 JPEG2000並列化係数ビットモデリング,MRパスのFPGAによる実装