キーワード：高速演算アルゴリズム／FPGA/ハードウェア記述言語（HDL）/再構成可能なプロセッサ設計
平成27年度（2015年度）
４年生
中野 雅彦：ＳＤ数表現を用いた剰余数ー２進数変換アルゴリズム
山崎 幸平：音響信号レベル圧縮処理
利根川 ：長い語長の剰余乗算回路の研究
岸本 一樹：ＳＤ数表現を用いた計数器
金井 潔 ：算術演算回路の評価方法
岩井 勇樹：デジタルの階層設計法と評価
大学院修士
田島 拓也：剰余ＳＤ数乗算逆数演算アルゴリズムの研究
中村 康資：ＣＳＤ数表現を用いた演算回路の研究
石川 和誠：長い語長の剰余乗算回路の研究
謝 建鵬 ：グレー計数器の研究
========== 昨年度まで ============
平成26年度（2014年度）
４年生
田島 拓也：剰余ＳＤ数乗算逆数演算アルゴリズムの研究
中村 康資：ＣＳＤ数表現を用いた演算回路の研究
石川 和誠：長い語長の剰余乗算回路の研究
孫 小テイ：１０進計数器の設計と評価
大学院修士
河田 篤人：剰余数系ー２進数系変換アルゴリズムの研究
根間 裕智：ＳＤ数演算を用いた算術演算誤り検出回路の研究
謝 建鵬 ：グレー計数器の研究
平成25年度（2013年度）
４年生
今井 瑞貴：ＳＤ数演算を用いた剰余除算回路の研究
鈴木 伸弥：音響信号レベル圧縮処理over-easy特性の研究川島 大夢：ストリーム暗号回路の実装
大学院修士
浅岡 隼一：ＳＤ数演算を用いたＲＳＡ暗号処理回路
小林 拓矢：ＳＤ数の符号化による剰余演算回路の最適化設計
河田 篤人：剰余数ー２進数変換アルゴリズムの研究
根間 裕智：剰余ＳＤ数演算を用いた算術演算誤り検出回路の研究
平成24年度（2012年度）
４年生
大山 和正：剰余乗算逆数を求める演算回路
河田 篤人：２値符号シーケンス―ＳＤ数表現の変換アルゴリズムの研究 根間 裕智：剰余ＳＤ数演算を用いた算術演算誤り検出回路の研究 細谷 友輝：ＦＦＴ演算回路の高速化に関する研究 大学院修士
新井 聖哉：ＳＤ数演算を用いた剰余数ー２進数変換アルゴリズム
和久田浩太郎：多項式ゲイン表現を用いた音響信号レベル圧縮
張 雲磊： 最小ＳＤ数表現の算出アルゴリズム浅岡 隼一：ＳＤ数演算を用いたＲＳＡ暗号処理回路
小林 拓矢：ＳＤ数の符号化による剰余演算回路の最適化設計
発表：
小林拓矢、茂木和弘、魏 書剛：ＳＤ数の２値符号化による算術演算回路の最適化設計と性能評価電子情報通信学会研究報告, VLD2012-114, pp.39-44, Jan. 2013.
浅岡隼一、田中勇樹、魏 書剛：ＳＤ数演算を用いたＲＳＡ暗号処理回路の設計と性能評価電子情報通信学会研究報告, VLD2012-115, pp.45-50, Jan. 2013.
平成23年度（2011年度）
４年生
浅岡 隼一：ＳＤ数演算を用いたＲＳＡ暗号処理回路
小林 拓矢：ＳＤ数の演算回路の設計と評価
高根沢 学：２進数による剰余演算回路の設計と評価
谷中 功 ：Euclidの互除法基づく剰余除算回路の設計大学院修士
劉 茜 ： 剰余演算による算術演算エラー検出アルゴリズムの研究段 暁露： JPEG2000に使う暗号化方式のハードウェア実現
新井 聖哉：剰余数ー２進数変換アルゴリズムの研究
和久田浩太郎：多項式のゲイン表現を用いた音響信号レベル圧縮
張 雲磊： 最小ＳＤ数表現を用いた剰余演算回路 発表：
新井聖哉、田中勇樹、魏 書剛：ＳＤ数演算を剰余数系―重み数系変換アルゴリズム電子情報通信学会研究報告, VLD2011-110, pp.111-116, Jan. 2012.
劉茜、茂木和弘、魏 書剛：２分木構造の剰余ＳＤ数演算を用いた算術演算エラー検出回路電子情報通信学会研究報告, VLD2011-110, pp.117-121, Jan. 2012.
平成22年度（2010年度）
４年生
藍澤 桂太：ＦＰＧＡを用いたＬＥＤ表示器上の球効果
新井 聖哉：剰余数ー２進数変換アルゴリズムの研究
栗原 宏和：ＦＰＧＡボードによる直流モーターの電力回生システムの構築
永島 龍之介：ＲＳＡ暗号処理回路の実装
和久田浩太郎：多項式のゲイン表現を用いた音響信号レベル圧縮回路の設計
佐久間賢人：Euclidの互除法基づく剰余除算回路の設計仲澤 壮一：ＦＰＧＡを用いた高速データ転送回路の設計
大学院修士
陳 ルイ： 最小ＳＤ数表現を用いた剰余演算とＦＩＲフィルター回路への応用 宮下 達也： 多項式のゲイン表現による音響信号レベル圧縮特性の研究 森 啓祐 ： 算盤数表現を用いた剰余算術演算アルゴリズムの研究劉 茜 ： 剰余演算による算術演算エラー検出アルゴリズムの研究
段 暁露； 画像に情報を匿う処理の研究
交換留学生（４年）
張 雲磊：ビデオエフェクトＬＥＤ表示のＦＰＧＡ回路設計と評価
発表：
陳睿、田中勇樹、魏 書剛：最小ＳＤ数表現を用いた剰余演算とＦＩＲフィルタ回路への応用電子情報通信学会研究報告, VLD2010-96, pp.75-80, Jan. 2011.
宮下達也、茂木和弘、魏 書剛：多項式表現のゲインを用いた音響信号レベル圧縮特性電子情報通信学会研究報告, VLD2010-96, pp.81-85, Jan. 2011.
情報処理学会SLDM研究会優秀発表学生賞
平成21年度（2009年度）
４年生新井 健太： ビデオエフェクト処理とそのFPGA実現
今西 貴史： FPGAを用いたインタフェースおよび演算器の実現
森 啓祐 ： そろばんアーキテクチャに基づく１０進数演算回路の研究
大学院修士 飯島 唯仁： 算盤アーキテクチャを用いた剰余演算回路の研究 姜長シュン：剰余ＳＤ数系ー重み数系の変換回路の研究張 明達 ： 冗長な数表現を用いた剰余演算の高速化
陳 ルイ： 最小ＳＤ数表現を用いた剰余演算
宮下 達也： 音響信号レベル圧縮処理の研究 発表：
姜 長シュン、魏 書剛：ＳＤ数演算を用いた剰余数系ー２進数系変換アルゴリズム電子情報通信学会研究報告, VLD2009-80, pp.71-76, Feb. 2010.
張 明達、魏 書剛：ＳＤ数表現を用いた剰余演算回路設計とその性能評価電子情報通信学会研究報告, VLD2009-80, pp.77-82, Feb. 2010.
平成20年度（2008年度）
４年生 石山 博一： ＢＣＤー２進数の相互変換アルゴリズムの研究陳 ルイ： 最小ＳＤ数表現を用いた剰余演算
安野 将平： FPGAを用いたビデオ絵フェクト処理
宮下 達也： 音響信号レベル圧縮処理の研究 大学院修士銭 智剛 ：ＳＤ数表現を用いた剰余除算アルゴリズムの研究
飯島 唯仁：そろばんアーキテクチャを用いた剰余演算回路の研究 姜長シュン：剰余ＳＤ数系ー重み数系の変換回路の研究張 明達 ：冗長な数表現を用いた剰余演算の高速化
発表：
飯島 唯仁、魏 書剛：算盤アーキテクチャを用いた10進加算器と
その剰余演算への応用電子情報通信学会研究報告, DC2008, pp.19-23, Feb. 2009
平成19年度（2007年度）
４年生関口 雅基：ビデオエフェクト処理とそのFPGA実現
荒井 教男：FPGAを用いたインターフェースおよび演算器の開発
田口 正教：FPGAによるFFTの実現
飯島 唯仁：剰余演算を用いたFFTについて
研究生 姜長シュン： 中国人剰余定理の高速演算について 大学院修士 長澤 俊介：そろばんアーキテクチャに基づく算術演算に関する研究銭 智剛 ：高速剰余除算演算回路に関する研究（暫定）
発表： 長澤 俊介、魏 書剛：そろばんアーキテクチャに基づく算術演算回路電子情報通信学会研究報告, ICD2008, pp.53-58, Jan. 2008
平成18年度（2006年度）
４年生宮内 道明：FPGAを用いたページめくり効果のＬＥＤ表示
泉 弘毅：音響信号レベル圧縮処理特性の補間法評価
津久井 旭：ＡＥＳ暗号の実装 発表：
賈 鵬、魏 書剛：SD数剰余加算を用いた剰余除算回路の構成
電子情報通信学会研究報告, VLD2006-85, pp.19-24, Jan. 2007
平成17年度（2005年度）
４年生石井 圭一：ビデオエフェクト処理の非線型演算回路のFPGA実現方法
藤生 直樹：Cyclone FPGAのPLLによるクロックの発生およびI/O制御方法
米山 貴之：トランジスタ構成を考慮した演算回路の高速化王 春明 ：FPGAによる浮動小数点除算回路の設計
田島 哲男：FPGA演算器を利用したインターフェースの実装
大学院修士 李 恒（リ コウ）：補間法による音響信号レベル圧縮処理の特性について 河俣 龍毅：平方根演算回路の高速化に関する研究 発表：
R. Kawamata and S. Wei, " Square-Rooting Algorithm Using Signed-Digit Arithmetic," Proceedings of the 2005 International Technical Conference on Circuits/Systems, Computers and Communications, Vol.2 pp.559-600, Korea (July 2005) 平成16年度（2004年度）
４年生易 舸（イーカ）： FPGAを用いたFIRディジタルフィルタの設計
浜嶋 崇平： FPGAボード上での野球ゲームの実装
岡 智仁： VHDLによるmod(2\^n -1)乗算回路の設計
設楽 浩幸：FPGAを用いたMicroprogram Controllerの実装
大学院修士小川 由美： Signed-Digit数演算による剰余数系ー重み数系変換回路に関する研究
武藤 拓也： FPGAを用いた音響信号圧縮プロセッサの設計
発表：
武藤 拓也、魏 書剛, "FPGAを用いた音響信号レベル圧縮プロセッサの設計",
電子情報通信学会研究報告, VLD2003-66, pp.77-82, Sept. 2003
S. Wei and T. Mutoh, "FPGA Design of Audio Signal Level Compressor," Proceedings of the 2004 International Technical Conference on Circuits/Systems, Computers and Communications, 7C1L-3 pp.1-4, Sendai, Japan (July 2004)小川 由美、陳 土爽 清、魏 書剛, "SD数演算を用いた剰余数系ー重み数系変換回路,"
電子情報通信学会研究報告, VLD2004-123, pp.79-84, Jan. 2005
平成15年度（2003年度）
４年生河俣 龍毅： FPGAを用いた平方根演算回路の設計
右田 祐二： SD数演算に基づく除算回路
奥野 達也： 剰余数系から混合基数系への変換回路の設計坪井 俊之： CORDIC演算回路の設計
平成14年度（2002年度）
４年生浜木 明弘： FPGA評価ボードによるディジタル回路の設計と評価法
武藤 拓也： 音響レベル圧縮プロセッサのFPGAによる実現
佐口 守 ： FPGAによる浮動小数点演算の検討
山口 敦士： FPGAを用いた多入力加算回路の設計
大学院修士 細川 純一： 冗長数表現を用いた浮動小数点数演算回路に関する研究 発表：
細川 純一、魏 書剛, "SD数演算を用いた２進浮動小数点加算回路の構成",
電子情報通信学会研究報告, VLD2002-132, pp.13-18, Jan. 2003
平成13年度（2001年度）
４年生神田 拓也： AHDLによるSigned-Digit数減算回路の設計
田中 久： FPGAを用いたデジタル回路システムの構築
大学院修士 陳 土爽 清： 冗長な数表現を用いた剰余算術演算回路に関する研究 発表：
陳 土爽 清、魏 書剛、"SD数演算に基づく直列型剰余乗算器の設計",
情報処理学会研究報告200-SLDM-100, pp.1-8, Feb. 2001
陳 土爽 清、魏 書剛、"Boothレコードによる直列型剰余乗算器の高速化",
電子情報通信学会情報システムソサイエティ大会、D-6-1 Sept. 2001
平成12年度（2000年度）
４年生 高野 由紀：音響データ圧縮プロセッサの高性能化について 狩野 昌彦：ＳＤ数系演算回路における符号化について松浦 圭祐： ２進SD冗長数系の算術演算回路と応用
細川 純一： VHDLによる浮動小数点算術演算回路の設計
大学院修士丁 志駿：Signed-Digit 数系を用いた剰余数演算回路に関する研究
発表：
丁 志駿、魏 書剛, "SD数系を用いた剰余数演算回路, "
第３回システムLSI琵琶湖ワークショップ、pp243-246, 2000
平成11年度（1999年度）
４年生安倍 真吾： VHDLによる$KUE-CHIP2$のプロセッサアーキテクチャ記述とテスト
堀田 正樹： VHDLによるKUEーCHIP２の制御部記述
田島 圭 ： VHDLによるKUE-CHIP2の演算部記述およびアセンブラ開発
宇津木 秀作： コンパクトな音響信号圧縮プロセッサの設計 平成10年度（1998年度）
４年生丁 志駿： VHDLを用いたマイクロプロセッサの設計
荻沢 正樹：剰余数系における除算アルゴリズムに関する研究 服部 佳雄： ディジタル音響信号圧縮プロセッサの設計 林 忠宏： 冗長２進法を用いた暗号処理回路に関する研究 平成９年度（1997年度） ４年生 井出 健太： ディジタル音響信号圧縮プロセッサに関する研究山岡 達也： 剰余数演算のVHDL言語記述によるVLSIの実現に関する研究
池戸 一幸： ハードウェア記述言語VHDLによる除算の実現と考察
チャースイコウ： 4進SD数算術演算回路のハードウェア
1997年４月、魏研究室が発足した。