田中勇樹のページです

Sorry, this page is written by Japanese. English page is under construction.

電子メールによる連絡先:ｙｔａｎａｋａ あっとまーくＧuｎｍa−ｕ.ac.jp (セールス等お断り)

担当講義(令和2年度分)

  1. 機械知能システム工学実験I(機械知能システム理工学科3年，前期木曜6〜9限，＠太田キャンパス) インテリジェント実験C用ファイルはここからダウンロード
  2. 機械知能システム工作実習II(機械知能システム理工学科2年，後期火曜1〜4限，5〜8限＠太田キャンパス)

プロフィール

学歴・職歴

学歴
1994年4月〜1997年3月埼玉県立熊谷西高等学校
1997年4月〜2001年3月群馬大学 工学部 情報工学科
2001年4月〜2003年3月群馬大学 大学院工学研究科 情報工学専攻 博士前期課程
2003年4月〜2006年3月群馬大学 大学院工学研究科 電子情報工学専攻 博士後期課程
職歴
2006年4月〜2008年3月群馬大学SVBL(現HRCC) 非常勤研究員
同上
高崎経済大学 地域政策学部 非常勤講師
2008年4月〜2010年3月九州工業大学 情報科学センター 助教
2010年4月〜2013年3月群馬大学 大学院工学研究科 生産システム工学専攻 助教
2013年4月〜2014年3月群馬大学 理工学研究院 知能機械創製部門 助教
2014年4月〜群馬大学 大学院理工学府 知能機械創製部門 助教

研究業績一覧

  1. 論文
    1. Y. Tanaka, Y. Suzuki, and S.Wei,Novel Binary Signed-Digit Addition Algorithm for FPGA Implementation, Journal of Circuits, Systems, and Computers, Online ready.
    2. Y. Tanaka, N. Nakazawa, Y. Shiraishi, K. Motegi, H. Watari, Sleep-monitoring system for detecting infant behavior, Journal of Technology and Social Science, Vol.3, No.1, pp.1-6, 2019.
    3. Y. Tanaka, Another Implementation of Efficient Recoding Circuit for Signed Digit to Residue Canonical Signed Digit on Modulo 2n-1, Applied Mechanics and Materials, Vol. 888, pp. 78-82, 2019.
    4. Y. Tanaka, N. Nakazawa, Y. Shiraishi, K. Motegi, H. Watari, Behavior-Monitoring System for Infants Napping During Midday, Journal of Technology and Social Science, Vol.2, No.3, pp.51-55, 2018.
    5. Y. Tanaka, Efficient signed-digit-to-canonical-signed-digit recoding circuits, Microelectronics Journal, Vol.57, No.11, pp.21-25, Nov, 2016.
    6. Y. Tanaka, On the stack number and the queue number of the Bubble-sort graph, IEICE Trans. Fundamentals, Vol.E99-A, No.6, pp.1012-1018, 2016.
    7. Y. Zhang, Y. Tanaka, and S.Wei, Residue Canonical Signed-Digit Representation Recoding Algorithms, Journal of Algorithms, Computer Network, and Security, Vol.1, No.1, Jan, 2016.
    8. T. Nakajima, Y. Tanaka, and T. Araki, Twin domination problems in round digraphs, IEICE Trans. Fundamentals, Vol.E97-A, No.6, pp.1192-1198, 2014.
    9. Y. Tanaka and S. Wei, Efficient squaring circuit using canonical signed-digit number representation, IEICE Electronics Express, Vol.11, No.2, 2014.
    10. 田中 勇樹, 家系木に基づく列挙アルゴリズムの並列化手法の提案と線形拡張の列挙アルゴリズムの実装, 信学論A, Vol.J97-A, No.3, pp.170-177, Mar. 2014.
    11. Y. Tanaka and S. Wei, An advanced implementation of canonical signed-digit recoding circuit, Journal of Communication and Computer, No.11, pp.1396-1402, 2013.
    12. Y. Tanaka and Y. Shibata, The Cayley digraph associated to the Kautz digraph, ARS Combinatoria, 94 pp.321-340, 2010.
    13. Y. Tanaka, Y. Kikuchi, T. Araki, and Y. Shibata, Bipancyclic properties of Cayley graphs generated by transpositions, Discrete Mathematics, 310, pp.748-754, 2010.
    14. Y. Tanaka and Y. Shibata, On the pagenumber of the cube-connected cycles, Mathematics in Computer Science, Vol.3, No.1, pp.109-117, 2010.
    15. Y. Tanaka and Y. Shibata, A note on th k-degree Cayley graph, Networks, Vol.54,(1), 20-22, 2009.
    16. H. Onishi, Y. Tanaka, and Y. Shibata, Dihedral butterfly digraph and its Cayley graph representation, IEICE Trans. Fundamentals, Vol.E91-A, No.2, pp.613-622, 2008.
    17. Y. Tanaka, H. Kawai, and Y. Shibata, Isomorphic factorization, the Kronecker product and the line digraph, Information Processing Letters, 101（2007）, pp.72-77.
    18. 田中 勇樹, 山本 龍彦, 河合 博之, 柴田 幸夫, 2進一般化de Bruijnグラフのフィードバック頂点集合, 信学論A, Vol.J89-A, No.6, pp.514-522, Jun. 2006.
    19. Y. Tanaka and Y. Shibata, A minimum feedback vertex set in the trivalent Cayley graph, IEICE Trans. Fundamentals, Vol.E89-A, No.5, pp.1269-1274, May. 2006.
    20. Y. Tanaka and Y. Shibata, On the pagenumber of trivalent Cayley graphs, Discrete Applied Mathematics, 154(2006) 1279-1292.
    21. 田中 勇樹, 柴田 幸夫, キューブ連結サイクルの最小フィードバック頂点集合, 信学論A, Vol.J88-A, No.12, pp.1506-1514, Dec. 2005.
  2. 国際会議(査読あり)
    1. Y. Tanaka, S.Wei, An efficient diminished-1 modulo 2n+1 multiplier using signed-digit number representation, IEEE TENCON 2015, P1-6, Macao, November (2015).
    2. Y. Tanaka, Y. Zhang and S. Wei, Efficient Implementations of Canonical Signed-Digit Recoding Algorithm, The 2013 Intl., Conf. on Integrated Circuits, Design, and Verification(ICDV 2013), 67-72, Ho Chi Minh city, Vietnam, November (2013).
    3. Y. Zhang, Y.Tanaka and S. Wei, Recoding Algorithms for Minimal Signed-Digit Numbers in Residue Number System, IEEE TENCON 2013, P422, Xi'an, Shaanxi,China, October (2013)
    4. H. Irino, Y. Tanaka, H. Kawai, S. Osawa, Y. Shibata, Broadcasting multiple messages using cycle-rooted trees, International Workshop on Parallel and Distributed Algorithms and Applications, 524-529, Hiroshima, Japan, December. (2009).
    5. Y. Tanaka and Y. Shibata, On the pagenumber of the cube-connected cycles, Proc. 19th International Workshop on Combinatorial Algorithms, 155-165, Nagoya, Japan, September (2008).
太田キャンパスのwebサイトへ戻る